TF	<u>5</u>	U.S. Pater sare required to respond to a collection Application Number Filing Date First Named Inventor Art Unit Examiner Name	nt and Traion of info 10/708, 03/18/2 Frank L	2004 Lin	
Total Number of	Pages in This Submission	3	Attorney Docket Number	VIAP00	088USA
	smittal Form		Drawing(s) Licensing-related Papers	t apply)	After Allowance communication to Technology Center (TC) Appeal Communication to Board
Amendme Af Af Af Extension Express A Informatio Certified C Document Response Incomplet	ent/Reply fter Final ffidavits/declaration(s) n of Time Request Abandonment Request on Disclosure Statement Copy of Priority tt(s) e to Missing Parts/ te Application esponse to Missing Parts nder 37 CFR 1.52 or 1.53	Petition Petition to Convert to a Provisional Application Power of Attorney, Revocation Change of Correspondence Addr Terminal Disclaimer Request for Refund CD, Number of CD(s)		of Appeals and Interferences Appeal Communication to TC (Appeal Notice, Brief, Reply Brief) Proprietary Information Status Letter Other Enclosure(s) (please Identify below):	
Firm			OF APPLICANT, ATTORN	ET, U	RAGENI
or Individual name Signature	Winston Hsu, Reg.	No.: 41,	- 4	nj	
Date		41	ITTADU.		
		FRTIFIC	CATE OF TRANSMISSION	N/MAI	IING
sufficient postage the date shown be	at this correspondence is be as first class mail in an en elow.	being facsi	imile transmitted to the USPTO or	r deposi	cited with the United States Postal Service with P.O. Box 1450, Alexandria, VA 22313-1450 on
Typed or printed r	name				

This collection of information is required by 37 CFR 1.5. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

Signature

Date

PTO/SB/17 (10-03)
Approved for use through 07/31/2006. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

EEE TOAN	CAMITTAL	С	omplete if Known		
FEE TRAN	SIVIIIIAL	Application Number	10/708,662		
for FY	2004	Filing Date	03/18/2004		
Effective 10/01/2003. Patent fees are		First Named Inventor	Frank Lin		
Applicant claims small entity status		Examiner Name			
Applicant claims small entity status	5. See 37 CFR 1.27	Art Unit			
TOTAL AMOUNT OF PAYMENT	(\$) 0.00	Attorney Docket No.	VIAP0088USA		
METHOD OF DAVMENT		ETE ON OUR ATION (

TOTAL AM	OUNT OF PAYMENT	(\$) 0.00	Attomey Docket No. VIAP0088USA					
METHO	OD OF PAYMENT (check	all that apply)				FEE	E CALCULATION (continued)	
Check	Credit card Money Order	Other None			ONAL Small		- -	
Deposit A		1	Fee Code	Fee (\$)		Fee (\$)	Fee Description	Fee Paid
Account Number	50-0801		1051	130	2051	65	Surcharge - late filing fee or oath	
Deposit Account	North America International	Patent Office	1052	50	2052	25	Surcharge - late provisional filing fee or cover sheet	
Name L The Director is	authorized to: (check all that a	pply)	1053	130	1053	130	Non-English specification	
	· —	dit any overpayments	1812	2,520	1812	2,520	For filing a request for ex parte reexamination	
Charge any	additional fee(s) or any underpay	yment of fee(s)	1804	920*	1804	920*	Requesting publication of SIR prior to Examiner action	
_	s) indicated below, except for th	ne filing fee	1805	1,840*	1805	1,840*	Requesting publication of SIR after Examiner action	
to the above-ide	entified deposit account.		1251	110	2251	55	Extension for reply within first month	
	FEE CALCULATION	V	1252	420	2252			
1. BASIC FII Large Entity Se	LING FEE mall Entity		1253	950	2253		Extension for reply within third month	
Fee Fee F	ee Fee Fee Description	Fee Paid		1,480	2254	740	1	
	Code (\$) 2001 385 Utility filing fee		1255	2,010	2255	1,005	Extension for reply within fifth month].
l l	2002 170 Design filing fee	,	1401	330	2401	165	Notice of Appeal	
1003 530 2	2003 265 Plant filing fee		1402	330	2402	165	Filing a brief in support of an appeal	
1004 770	2004 385 Reissue filing fe	e -	1403	290	2403	145	Request for oral hearing	
1005 160 2	2005 80 Provisional filing	fee	1451	1,510	1451	1,510	Petition to institute a public use proceeding	
	SUBTOTAL (1)	(\$) 0.00	1452	110	2452	55	Petition to revive - unavoidable	
a EVEDA O			1453	1,330	2453	665	Petition to revive - unintentional	
Z. EXTRA C	LAIM FEES FOR UTILIT	Fee from	1501	1,330	2501	665	Utility issue fee (or reissue)	
Total Claims	Extra Claims	below Fee Paid	1502	480	2502	240	Design issue fee	
Total Claims Independent	-20** = X		1503	640	2503	320	Plant issue fee	
Claims Multiple Depen	3** = X _	——-{}	1460	130	1460	130	Petitions to the Commissioner	
	L		1807	50	1807	50	Processing fee under 37 CFR 1.17(q)	
Large Entity Fee Fee	Small Entity Fee Fee Fee Descrip	tion	1806	180	1806		Submission of Information Disclosure Stmt	
Code (\$)	Code (\$)		8021	40	8021	40	Recording each patent assignment per property (times number of properties)	
1202 18 1201 86		aims in excess of 3	1809	770	2809	385	Filing a submission after final rejection	
1203 290	•	dent claim, if not paid	1810	770	2810	385	(37 CFR 1.129(a)) is For each additional invention to be	
1204 86	2204 43 ** Reissue inde	ependent claims				. 500	examined (37 CFR 1.129(b))	
ŀ	over original	•	1801	770	2801		Request for Continued Examination (RCE)	
1205 18	2205 9 ** Reissue dai and over orig	ms in excess of 20 pinal patent	1802	900	1802	900	Request for expedited examination of a design application	
	SUBTOTAL (2)	(\$) 0.00		fee (sp				
**or number	previously paid, if greater; For R		*Redu	iced by	Basic F	Filing F	ee Paid SUBTOTAL (3) (\$) 0.00	

SUBMITTED BY					-		(Complete	(if applicable))
Name (Print/Type)	Winston Hsu	,	1 —	A	Registration No. (Attorney/Agent)	41,526	Telephone	886289237350
Signature	- 6		in	loss	Low		Date	4/15/2006

WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.

De Included on this form. Provide credit card information and authorization on P10-2038.

This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.



PTO/SB/02B (11-00)
Approved for use through 10/31/2002. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

DECLARATION — Supplemental Priority Data Sheet

Additional foreign app	lications:			
Prior Foreign Application Number(s)		Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy Attached? YES NO
092106400	Taiwan R.O.C	03/21/2003		
		·		

Burden Hour Statement: This form is estimated to take 21 minutes to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.



ولع ولع ولع في

中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,其申請資料如下:

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日: 西元 2003 年 03 月 21 日 Application Date

申 請 案 號 : 092106400 Application No.

申 請 人: 威盛電子股份有限公司 Applicant(s)

局 長 Director General

蔡 練生

發文日期: 西元 2003 年 4 月 10 日

Issue Date

發文字號: 09220357440

Serial No.

ඉව ඉව

申請日期:	IPC分類	
申請案號:		

(以上各相	引由本局填	發明專利說明書
_	中文	顯示控制電路讀取系統記憶體之儲存資料的方法
發明名稱	英文	METHOD FOR A DISPLAY CONTROLLER TO ACCESS DATA STORED IN A SYSTEM MEMORY OF A COMPUTER DEVICE
	姓 名(中文)	1. 林瑞霖
=	姓 名 (英文)	1. Lin, Frank
發明人(共7人)	國 籍 (中英文)	1. 中華民國 TW
	住居所(中 文)	1. 台北縣新店市中正路五三三號八樓
	住居所 (英 文)	1.8F, No.533, Chung-Cheng Rd, Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	1. 威盛電子股份有限公司
	姓 名 (英文)	1. VIA TECHNOLOGIES, INC.
Ξ.	國 籍 (中英文)	1. 中華民國 TW
申請人(共1人)	住居所 (營業所) (中 文)	1. 台北縣新店市中正路五三三號八樓 (本地址與前向貴局申請者相同)
	住居所 (營業所) (英 文)	1.8F, No.533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	代表人 (中文)	1. 王雪紅
	代表人(英文)	1. Wang, Hsueh-Hung
		LINESCHER



申請日期:	IPC分類	 	
申請案號:			

(以上各概	由本局填	發明專利說明書
	中文	
發明名稱	英文	
	姓 名 (中文)	2. 吳勝宗
-	姓 名 (英文)	2. Wu, Victor
發明人 (共7人)	國 籍 (中英文)	2. 中華民國 TW
	(中文)	2. 台北縣新店市中正路五三三號八樓
	住居所 (英 文)	2.8F, No.533, Chung-Cheng Rd, Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	
	名稱或 姓 名 (英文)	
三	國 籍 (中英文)	
申請人(共1人)	住居所 (營業所) (中 文)	
	住居所 (營業所) (英 文)	
	代表人 (中文)	
	代表人 (英文)	



申請日期:	IPC分類	
申請案號:		
(以上冬櫚山木鳥道註)	 	

(以上各概	由本局填	發明專利說明書
_	中文	
發明名稱	英 文	
	姓名(中文)	3. 蔡日興
=	姓 名 (英文)	3. Tsai, Jacky
發明人 (共7人)	國 籍 (中英文)	3. 中華民國 TW
	(中 文)	3. 台北縣新店市中正路五三三號八樓
	住居所 (英 文)	3.8F, No.533, Chung-Cheng Rd, Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	
	名稱或 姓 名 (英文)	
Ξ	國籍(中英文)	
申請人(共1人)	住居所 (營業所) (中 文)	
	住居所 (營業所) (英 文)	
	代表人(中文)	
	代表人(英文)	



申請日期:	IPC分類
申請案號:	

(以上各概	由本局填	發明專利說明書
·	中文	
發明名稱	英文	
	姓 名 (中文)	4. 黄祥毅
=	姓 名 (英文)	4. Huang, Hsiang-Yi
發明人 (共7人)	國 籍 (中英文)	4. 中華民國 TW
	住居所 (中 文)	4. 台北縣新店市中正路五三三號八樓
	住居所 (英 文)	4.8F, No.533, Chung-Cheng Rd, Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	
	名稱或 姓 名 (英文)	
트	國籍(中英文)	
申請人(共1人)	住居所 (營業所) (中 文)	
	住居所 (營業所) (英 文)	
	代表人(中文)	
	代表人(英文)	



申請日期:	IPC分類	
申請案號:		

(以上各欄	由本局填	發明專利說明書
_	中文	
發明名稱	英文	
	姓 名 (中文)	5. 張維昀
· =	姓 名 (英文)	5. Chang, Vincent
發明人 (共7人)	國 籍 (中英文)	5. 中華民國 TW
	住居所 (中 文)	5. 台北縣新店市中正路五三三號八樓
	住居所 (英 文)	5.8F, No.533, Chung-Cheng Rd, Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	
	名稱或 姓 名 (英文)	
= 1	國籍(中英文)	
申請人 (共1人)	住居所 (營業所) (中 文)	
	住居所 (營業所) (英 文)	
	代表人 (中文)	
	代表人(英文)	



申請日期:	IPC分類	
申請案號:		

(以上各欄	由本局填	發明專利說明書
_	中文	
發明名稱	英文	
	姓 名 (中文)	6. 劉國平
, =	姓 名 (英文)	6. Liu, Michael
發明人 (共7人)	國 籍 (中英文)	6. 中華民國 TW
(3/1/-)		6. 台北縣新店市中正路五三三號八樓
	住居所 (英 文)	6.8F, No.533, Chung-Cheng Rd, Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	
	名稱或 姓 名 (英文)	
=	國籍(中英文)	
申請人(共1人)	住居所 (營業所) (中 文)	
	住居所 (營業所) (英 文)	
	代表人 (中文)	
	代表人(英文)	



申請日期:	IPC分類		
申請案號:			

(以上各欄	由本局填	發明專利說明書
	中文	
發明名稱	英文	
	姓 名 (中文)	7. 何桓蓁
	姓 名 (英文)	7. Ho, Heng-Chen
發明人 (共7人)	國 籍 (中英文)	7. 中華民國 TW
(共1人)	住居所(中文)	7. 台北縣新店市中正路五三三號八樓
	住居所 (英 文)	7.8F, No.533, Chung-Cheng Rd, Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	
	名稱或 姓 名 (英文)	
, <u>=</u>	國 籍 (中英文)	
申請人(共1人)	住居所 (營業所) (中 文)	
	住居所 (營業所) (英 文)	
	代表人 (中文)	
	代表人 (英文)	



四、中文發明摘要 (發明名稱:顯示控制電路讀取系統記憶體之儲存資料的方法)

一種顯示控制電路讀取系統記憶體存資料的方法。 一種顯示控制電路讀取系統記憶體容量限制 直見會有使用記憶體控制電路容量限制值來 應預定讀取順序之複數個記憶體讀取指令為體體 。與與一指令區段之相對應複數個記憶體讀取指令 所致當指令區段中之複數個記憶體讀取指令係用來 以及當指令區段中之複數個記憶體讀取指令係用來 說體裝置中 N個分頁上的資料時,則使用該記憶體控制 電路調整複數個記憶體讀取指令之讀取順序以驅動記憶 體裝置僅需執行 (N-1) 次分頁切換。

- (一)、本案代表圖為:第四圖
- (二)、本案代表圖之元件代表符號簡單說明

六、英文發明摘要 (發明名稱:METHOD FOR A DISPLAY CONTROLLER TO ACCESS DATA STORED IN A SYSTEM MEMORY OF A COMPUTER DEVICE)

A method for a display controller to access data stored in a system memory of a computer divice is disclosed. The method includes using a memory controller to setting a block capacity value; using the memory controller to divide a plurality of read requests corresponding to a predetermined request sequence into a plurality of request groups, wherein a total amount of data





四、中文發明摘要 (發明名稱:顯示控制電路讀取系統記憶體之儲存資料的方法)

六、英文發明摘要 (發明名稱:METHOD FOR A DISPLAY CONTROLLER TO ACCESS DATA STORED IN A SYSTEM MEMORY OF A COMPUTER DEVICE)

required by read requests grouped in each request group is less than the block capacity value; and using the memory controller to adjust a request sequence corresponding to read requests grouped in each request group for retrieve data stored at different N pages so that a memory device only performs (N-1) times of page switching operations.



一、本案已向			
國家(地區)申請專利	申請日期	案 號	主張專利法第二十四條第一項優先權
		無	
二、□主張專利法第二十五	丘條之一第一項係	憂先權:	
申請案號:		4	
日期:		無	
三、主張本案係符合專利法	土笠-十倍笠-」	万□第一款但 書或 ̄	第一卦伯圭坦定ラ期間
	C 尔一 I 小 不)	月山才 かいログし	第一 旅口百九尺一切回
日期:			
四、□有關微生物已寄存於	冷國外 :	Alberton (1997) de Alberton Alberton (1997)	
寄存國家:		無	
寄存機構: 寄存日期:			
寄存號碼:			
□有關微生物已寄存於	◇國內(本局所指	定之寄存機構):	
寄存機構: 寄存日期:		無	
奇仔日期: 寄存號碼:		, , , , , , , , , , , , , , , , , , , 	
□熟習該項技術者易於	仒獲得, 不須寄存	0	
	· · ·		
医科勒特特斯特斯		•	

五、發明說明(1)

發明所屬之技術領域

本發明提供一種讀取記憶體裝置之資料的方法,尤指一種顯示控制電路讀取系統記憶體之資料的方法。

先前技術

随著多媒體技術發展,影像輸出已逐漸成為電腦裝 置的重要工作,亦即顯示卡 (graphics card)不再僅是 進行簡單的 2D圖形處理,而還必須複雜的 3D圖形資料運 圖一,圖一為習知電腦裝置10的功能方塊 電腦裝置 10包含有一中央處理器 12、一 北橋電路 14、一南橋電路16、一繪圖晶片18、一繪圖記憶體20、 一顯示裝置 22、一系統記憶體 24以及一輸入裝置 26。中 央處理器 12係用來控制電腦裝置 10的整體運作, 北橋電 路 14係 用 來 協 調 高 速 週 邊 裝 置 (例 如 繪 圖 晶 片 18與 系 統 記憶體 24)以及中央處理器 12之間的訊號傳遞,南橋電 16則用來協調低速週邊裝置(例如輸入裝置26) ,並經由北橋電路14來進一步地存取高速週邊裝 。 繪 圖 晶 片 1 8則 用 來 進 行 顯 示 資 料 的 處 理 , 並 透 過 繪 记憶體 20來儲存該顯示資料,而繪圖晶片 18另將該顯 示 資 料 輸 出 至 顯 示 裝 置 來 輸 出 影 像 畫 面 。 此 外 , 系 統 記 憶體 24條用來暫存電腦裝置 10的資料與程式,例如系統 記憶體 24可載入一作業系統、一常駐程式以及一運算資





五、發明說明 (2)

料等,此外,系統記憶體 24的存取操作係由北橋電路 14中的記憶體控制電路 (memory controller) 15所控制。一般而言,對於繪圖晶片 18而言,其可使用一加速影像處理埠 (accelerated graphics port, AGP) 介面或一週邊傳輸介面 (peripheral component interconnect, PCI)來讀取系統記憶體 24上所載入的運算資料,例如 3D圖形運算所需的材質 (texture) 資料,相較於週邊傳輸介面,加速影像處理埠介面可快速地讀取系統記憶體 24,因此隨著 3D圖形運算的大幅運用,所以加速影像處理埠介面已逐漸被繪圖晶片 18所採用以增加 3D圖形運算 66 文率。





五、發明說明 (3)

的資料 D2。如圖二所示,繪圖晶片 18輸出讀取指令 A1至 該週邊裝置接收到所需資料 D1所需時間為 L1,亦即於該 時段 L1之中,該週邊傳輸介面的匯流排係由繪圖晶片 18 所佔用而無法提供其他裝置使用;相反地,對於加速影 像處理埠介面而言,其係使用管線(pipeline)方式來 進行資料讀取,亦即繪圖晶片18可使用加速影像處理埠 介面的匯流排輸出一讀取指令A1以讀取系統記憶體24中 資料 D1,然而於系統記憶體 24完成資料 D1的擷取前, 繪圖晶片 18可隨即輸出讀取指令 A2、 A3、 A4、 A5來讀取 系統記憶體24中的資料D2、D3、D4、D5,因此如圖二所 泝 ,當繪圖晶片 18輸出讀取指令 A1、 A2、 A3、 A4、 A5 , 系統記憶體 24以管線方式逐一處理讀取指令 A1、 A2、A3、A4、A5, 並將所擷取的資料 D1、D2、D3、D4、 D5回傳至繪圖晶片 18。因此於同樣運作時間下,當繪圖 晶片 18應用習知週邊傳輸介面的匯流排來讀取系統記憶 體 24時,其會因為該匯流排的閒置時間(例如 L1)而造 成讀取效率不彰,然而,若繪圖晶片18使用習知加速影 像處理埠介面則可擁有較佳的資料處理效率。

一般而言,記憶體控制電路 15係用來控制系統記憶體 24的資料寫入操作與資料讀取操作,且記憶體控制電路 15係使用佇列 (queue) 來儲存複數個讀取指令,亦即依據該佇列中之讀取指令的執行順序來擷取系統記憶體 24所儲存的資料。請參閱圖三,圖三為圖一所示之系統





五、發明說明 (4)

記憶體 24的資料讀取時序圖。由上而下分別代表控制指 令、輸出資料以及時間。若繪圖晶片 18連續輸出讀取指 令 RA1、 RA2、 RB1以 讀 取 系 統 記 憶 體 24上 相 對 應 資 料 D1、 D2、 D3, 其 中 資 料 D1、 D2係 儲 存 於 同 一 行 (row) , 亦 即 同一分頁(page) A上,而資料D3係儲存於另一行,亦即 另一分頁 B上。記憶體控制電路 15之佇列中依序紀錄讀取 指 令 RA1、 RA2、 RB1, 因 此 其 執 行 順 序 依 序 為 讀 取 指 令. RA1, 讀取指令 RA2, 以及讀取指令 RB1, 因此於時間 1T 時,記憶體控制電路 15執行一控制指令 ActA以開啟系統 記憶體 24之分頁 A,亦即開啟 (turn on)對應分頁 A之所 有 記憶單元以便存取該分頁 A中之記憶單元所紀錄的資 料 。 於 時 間 2T時 , 記 憶 體 控 制 電 路 15執 行 讀 取 指 令 RA1, 若 資 料 D1、 D2、 D3的 位 元 長 度 係 為 24個 位 元 組 (bvte ,且系統記憶體 24需要 3T的時間來完成 24個位元組的 讀 取 , 因 此 系 統 記 憶 體 2.4於 時 間 4.T~7.T間 輸 出 相 對 應 資 料 D1。於時間 5T時, 記憶體控制電路 15執行讀取指令 RA2, 因此當資料 D1於時間 7T完成輸出時,由於該分頁 A仍維持 開啟狀態,因此依據習知脈衝讀取模式(burst mode ,系統記憶體 24可隨即於時間 7T~10T中擷取出資料 D2。 由於 資 料 D3係 储 存 於 分 頁 B而 非 分 頁 A, 因 此 當 記 憶 體 悾 制 電 路 15欲 執 行 讀 取 指 令 RB1以 讀 取 分 頁 B上 的 資 料 D3前, 其必須進行關閉(precharge) 分頁 A及開啟 (activate) 分頁 B的操作,亦即於時間 8T時,記憶體控 制 電 路 15執 行 控 制 指 令 PreA以 關 閉 分 頁 A, 而 於 時 間 9T





五、發明說明 (5)

時,再執行控制指令ActB以開啟分頁B。當系統記憶體24之分頁B順利開啟而可進行後續資料讀取運作後,記憶體控制電路15於時間10T時執行讀取指令RB1,同樣地,系統記憶體24於時間12T~15T中開始擷取出資料D3。

發明內容

因此本發明之主要目的在於提供一種顯示控制電路





五、發明說明 (6)


讀取系統記憶體之儲存資料的方法,以解決上述問題。

本發明之申請專利範圍提供一種電腦系統之資料讀 取方法,該電腦系統包含一記憶體控制電路(memory controller) ,用來執行複數個記憶體讀取指令,該複 數個記憶體讀取指令係由該電腦系統之資料處理裝置依 一預定讀取順序逐一傳輸至該記憶體控制電路以讀取該 電腦裝置之記憶體裝置所儲存之資料。該方法包含有 使用該記憶體控制電路設定一區塊容量限制值;使用該 記憶體控制電路依據該區塊容量限制值與該預定讀取順 **月 來 劃 分 對 應 該 預 定 讀 取 順 序 之 複 數 個 記 憶 體 讀 取 指 今** 為複數個指令區段,且每一指令區段之相對應複數個記 憶體讀取指令所讀取之儲存資料之容量總和不大於該區 塊容量限制值;以及依據屬於同一指令區段之複數個記 憶體讀取指令所對應之儲存資料於該記憶體裝置所屬的 分頁,使用該記憶體控制電路先執行該指令區段中所有 屬於相同分頁之儲存資料所對應之記憶體讀取指令,再 執行該指令區段中異於該分頁然而卻屬於相同分頁之儲 存資料所對應之記憶體讀取指今

實施方式

請參閱圖一與圖四,圖四為本發明資料讀取方法重排(reorder)讀取指令的示意圖。由上而下分別代表未





五、發明說明 (7)

重新排序的佇列Q'以及重新排序後的佇列Q'',此外,佇 列 Q係 設 置 於 記 憶 體 控 制 電 路 15中 , 用 來 暫 存 繪 圖 晶 片 18 輸 出 的 讀 取 指 令 , 而 記 憶 體 控 制 電 路 15依 序 執 行 佇 列 Q中 的讀取指令以讀取系統記憶體24的資料。如圖四所示 繪 圖 晶 片 18依 序 輸 出 讀 取 指 令 A1、 B1、 C1、 A2、 B2、 C2、 A3、 B3、 C3、 A4、 B4、 C4來 讀 取 系 統 記 憶 體 24的 資 料 , 因 此 讀 取 指 令 A1、 B1、 C1、 A2、 B2、 C2、 A3、 B3、 C3、 A4、 B4、 C4依序 地 記 錄 於 佇 列 Q之 佇 列 單 元 (queue entry) QE1, QE2, QE3, QE4, QE5, QE6, QE7, QE8, QE9、QE10、QE11、QE12內。請注意,佇列單元QE1中所 **無 录 的 讀 取 指 令 係 第 一 個 被 執 行 的 讀 取 指 令 , 而 佇 列 單** 元 QE12中所紀錄的讀取指令係最後一個被執行的讀取指 令,且讀取指令A1、A2、A3係讀取系統記憶體24之分頁 A, 讀取指令B1、B2、B3係讀取系統記憶體24之分頁B, 以及讀取指令C1、C2、C3係讀取系統記憶體24之分頁C。 本實施例中,記憶體控制電路15設定有一區塊容量限制 值,用來劃分該未重新排序的佇列Q,舉例來說,若該區 塊容量限制值設定為 32*64位元 (亦即 32 quadword), 所以由佇列單元 QE1起,累計讀取指令A1、B1、C1、A2、 B2、C2、A3、B3、C3、A4、B4、C4讀 取 系 統 記 憶 體 24的 資 料 量 , 因 此 便 可 依 據 該 區 塊 容 量 限 制 值 來 劃 分 佇 列 單 元 QE1、 QE2、 QE3、 QE4、 QE5、 QE6、 QE7、 QE8、 QE9、 QE10、QE11、QE12與相對應讀取指令A1、B1、C1、A2、 B2、C2、A3、B3、C3、A4、B4、C4為複數個指令區段,





五、發明說明 (8)

例如讀取指令 A1、 B1、 C1、 A2、 B2、 C2讀取系統記憶體 24的資料總和不大於

32*64位元,而讀取指令A1、B1、C1、A2、B2、C2、A3讀取系統記憶體24的資料總和則大於32*64位元,因此佇列單元QE1、QE2、QE3、QE4、QE5、QE6與相對應讀取指令A1、B1、C1、A2、B2、C2則劃分為一第一指令區段,同樣地,佇列單元QE7、QE8、QE9、QE10、QE11、QE12與相對應讀取指令A3、B3、C3、A4、B4、C4則可劃分為一第二指令區段。

本發明資料讀取方法重排讀取指令的後續運作詳述如下。首先進行佇列 Q'之第一指令區段中讀取指令 A1、B1、C1、A2、B2、C2的重新排序操作,已知佇列單元 QE1係為佇列 Q'的啟始端,所以佇列單元 QE1所記錄的讀取指令 A1不會更動,亦即於佇列 Q'中,佇列單元 QE1仍儲存讀取指令 A1,然後搜尋佇列 Q'之第一指令區段中是否有與讀取指令 A1一樣讀取系統記憶體 24之分頁 A的任何讀取指令,於本實施例中,佇列單元 QE4所儲存的讀取指令 A2亦讀取系統記憶體 24的分頁 A,因此調整讀取指令 A2的執行順序而將讀取指令 A2緊鄰於讀取指令 A1之後,亦即於佇列 Q',中,佇列單元 QE2係儲存讀取指令 A2,由於佇列 Q'的第一指令區段中,排列於佇列單元 QE4後之佇列單元 QE5、QE6所儲存的讀取指令 B2、C2並非讀取系統記憶體 24的分頁 A,因此佇列 Q'的第一指令區段中讀取系統記憶





五、發明說明 (9)

體 24之 分 頁 A的 所 有 讀 取 指 今 A1、 A2已 完 成 重 新 排 序 操 作。如上所述,讀取指令B1、C1、B2、C2尚未進行重新 排序操作,而讀取指令 B1係記錄於佇列 Q'的佇列單元 QE2 而對應較高的執行優先權(queue priority),因此調 整讀 取指 今 B1的 執 行 順 序 而 將 讀 取 指 令 B1緊 鄰 於 讀 取 指 令 A 2之後,亦即於佇列 Q''中,佇列單元 QE 3係用來儲存 讀取指今 B1,然後搜尋佇列 Q'之第一指令區段中是否有 與讀取指令 B1一樣讀取系統記憶體 24之分頁 B的任何讀取 指令,於本實施例中,佇列 Q'之佇列單元 QE5所儲存的讀 取指令 A 2亦讀 取系統記憶體 2 4的分頁 B, 因此亦調整讀取 **→ B2的 執 行 順 序 而 將 讀 取 指 今 B2緊 鄰 於 讀 取 指 令 B1之** 後 , 亦 即 於 佇 列 Q''中 , 佇 列 單 元 QE 4係 儲 存 讀 取 指 令 B2,由於佇列Q'的第一指令區段中,排列於佇列單元QE5 後 之 佇 列 單 元 QE6所 儲 存 的 讀 取 指 令 C2並 非 讀 取 系 統 記 憶 體 24的分頁 B,因此佇列 Q'的第一指令區段中讀取系統記 憶 體 24之 分 頁 B的 所 有 讀 取 指 令 B1、 B2已 完 成 重 新 排 序 的 操作。由於僅剩讀取指令 C1、 C2尚未進行重新排序操 ,而讀取指令 C1條記錄於佇列 Q'的佇列單元 QE3而對應 較 高 的 執 行 優 先 權 , 因 此 調 整 讀 取 指 令 C1的 執 行 順 序 而 將讀取指令 C1緊鄰於讀取指令 B2之後,亦即於佇列 Q'' 中, 佇列單元 QE5係用來儲存讀取指令 C1, 然後搜尋佇列 Q'之第一指令區段中是否有與讀取指令 C1一樣讀取系統 記憶體 2 4之分頁 C的任何讀取指令,於本實施例中,佇列 Q'之 佇 列 單 元 QE6所 儲 存 的 讀 取 指 令 C2亦 讀 取 系 統 記 憶 體





五、發明說明 (10)

24的分頁 C,因此亦調整讀取指令 C2的執行順序而將讀取指令 C2緊鄰於讀取指令 C1之後,亦即於佇列 Q',中,佇列 單元 QE6係儲存讀取指令 C2,此時,佇列 Q'之第一指令區段中的所有讀取指令 A1、B1、、C1、A2、B2、C2已完成重新排序的操作,亦即於重新排序佇列 Q'後的相對應佇列 Q',中,佇列單元 QE1、QE2、QE3、QE4、QE5、QE6則依序紀錄讀取指令 A1、A2、B1、B2、C1、C2。


依據上述同樣的操作原理來進行後續佇列Q'之第二 指令區段中讀取指令A3、B3、C3、A4、B4、C4的重新排 操作。請注意,於佇列Q''中,最後一個佇列單元QE6 係 記 錄 讀 取 指 令 C3, 且 讀 取 指 令 C3係 用 來 讀 取 系 統 記 憶 體 24之分頁 C, 因此於佇列 Q'之第二指令區段進行重新排 序操作時,係先搜尋佇列Q'之第二指令區段中是否有讀 取系統記憶體24之分頁C的任何讀取指令,佇列Q'之佇列 單元 QE7、 QE8所紀錄之讀取指令A3、B3並非讀取系統記 憶體 24之分頁 C, 然而後續佇列 Q'之佇列單元 QE9所記錄 的讀取指令 C3係讀取系統記憶體 24之分頁 C, 因此調整讀 取指令 C3的執行順序而將讀取指令 C3緊鄰於讀取指令 C2 之後,亦即於佇列 Q''中,佇列單元 QE7係儲存讀取指令 C°, 然後搜尋佇列Q'之第二指令區段中是否有與讀取指 令 C3一樣讀取系統記憶體 24之分頁 C的任何讀取指令。由 於 佇 列 Q''之第一指令區段中的最後一個佇列單元 QE6與 佇列 Q''之第二指令區段中的第一個佇列單元 QE7所紀錄






五、發明說明 (11)

的讀取指令C2、C3均讀取同一分頁C,因此當佇列Q', 之 第一指令區段完成資料讀取操作時,佇列Q''之第二指令 區段開始執行時便不必進行任何切換分頁的操作而提高 資料讀取的效率。於本實施例中,佇列Q'之佇列單元 QE12所儲存的讀取指令 C4亦讀取系統記憶體 24的分頁 C, 因此亦調整讀取指令 C4的執行順序而將讀取指令 C4緊鄰 於讀取指令 C3之後,亦即於佇列 Q''中,佇列單元 QE8係 储存讀取指令 C4,由於佇列 Q'的第二指令區段中,讀取 指令 C 4係記錄於最後一個佇列單元 Q E 1 2中,因此佇列 Q' 的第二指令區段中讀取系統記憶體 24之分頁 C的所有讀取 → C3、 C4已完成重新排序的操作。如上所述,讀取指 令 A3、 B3、 A4、 B4尚未進行重新排序操作,而讀取指令 A3係記錄於佇列Q'的佇列單元QE7而對應較高的執行優先 權 ,因此調整讀取指令 A 3的執行順序而將讀取指令 A 3緊 鄰於讀取指令 C4之後,亦即於佇列 Q''中,佇列單元 QE9 係用來儲存讀取指令 A3,然後搜尋佇列 Q'之第二指令區 段中是否有與讀取指令 A3一樣讀取系統記憶體 24之分頁 A 的任何讀取指令,於本實施例中,佇列 Q'之佇列單元 QE10所儲存的讀取指令 A4亦讀取系統記憶體 24的分頁 A, 因此亦調整讀取指令 A 4的執行順序而將讀取指令 A 4緊鄰 於 賣 取 指 令 A3之 後 , 亦 即 於 佇 列 Q' '中 , 佇 列 單 元 QE10係 储存 讀 取 指 令 A 4,由 於 佇 列 Q'的 第 二 指 令 區 段 中 , 排 列 於 佇 列 單 元 QE10後 之 佇 列 單 元 QE11所 儲 存 的 讀 取 指 今 b4 並非讀取系統記憶體24的分頁A,因此佇列Q'的第二指





五、發明說明 (12)

區段中讀取系統記憶體 24之分頁 A的所有讀取指令 A3、A4 已完成重新排序的操作。由於讀取指令 B3、 B4尚未進行 重新排序操作,而讀取指令B3係記錄於佇列Q'的佇列單 元 QE8而 對 應 較 高 的 執 行 優 先 權 , 因 此 調 整 讀 取 指 令 B3的 執行順序而將讀取指令 B3緊鄰於讀取指令 A 4之後,亦即 於 佇 列 Q''中, 佇 列 單 元 QE11係 用 來 儲 存 讀 取 指 令 B3, 然 後搜尋佇列 Q'之第二指令區段中是否有與讀取指令 B3-樣讀取系統記憶體 24之分頁 B的任何讀取指令,於本實施 例中,佇列Q'之佇列單元QE11所储存的讀取指令B4亦讀 取系統記憶體 24的分頁 B, 因此亦調整讀取指令 B4的執行 順 予而 將 讀 取 指 令 B 4緊 鄰 於 讀 取 指 令 B 3之 後 , 亦 即 於 佇 列 Q''中, 佇 列 單 元 QE12係 儲 存 讀 取 指 令 B4, 此 時, 佇 列 Q'之第二指令區段中的所有讀取指令A3、B3、C3、A4、 B4、C4已完成重新排序的操作,亦即於重新排序佇列Q 後的相對應佇列Q''中,佇列單元QE7、QE8、QE9、 QE10、 QE11、 QE12則 依 序 紀 錄 讀 取 指 今 C3、 C4、 A3、 A4 \ B3 \ B4 \





五、發明說明 (13)

C3、 A4、 B4、 C4的 指 令 接 收 次 序 以 將 對 應 該 讀 取 指 令 A1、B1、C1、A2、B2、C2、A3、B3、C3、A4、B4、C4的 資料回傳至繪圖晶片 18,舉例來說,若讀取指今 A1、 B1、C1、A2、B2、C2、A3、B3、C3、A4、B4、C4係分別 讀 取 系 統 記 憶 體 24上 的 儲 存 資 料 DATA1、 DATA2、 DATA3、 DATA4 · DATA5 · TADA6 · TADA7 · TADA8 · TADA9 · DATA10、 DATA11、 DATA12, 則 不 管 記 憶 體 控 制 電 路 15實 際 執 行 讀 取 指 令 A1、 B1、 C1、 A2、 B2、 C2、 A3、 B3、 C3、 A4、 B4、 C4的 次 序 為 何 , 記 憶 體 控 制 電 路 15最 後 必 須 依 據 儲 存 資 料 DATA1~DATA12的 次 序 而 將 上 述 儲 存 資 料 D TA1~DATA12回傳至繪圖晶片 18。所以,當讀取指令 A1、B1、C1、A2、B2、C2、A3、B3、C3、A4、B4、C4的 執行次序改變時,必然會造成繪圖晶片 18於等待記憶體 控制電路 15回傳資料,如圖四所示,於未重新排序的佇 列 Q'中,讀取指令 B1係記錄於佇列單元 QE2中,所以當記 憶 體 控 制 電 路 15依 據 佇 列 Q'來 執 行 讀 取 指 令 A1、 B1、 C1、 A2、 B2、 C2、 A3、 B3、 C3、 A4、 B4、 C4時 , 當 讀 取 指令 A 1 完成後即會執行讀取指令 B 1。然而,於已重新排 序的佇列 Q''中,讀取指令 B1係記錄於佇列單元 QE3中, 所以當記憶體控制電路 15依據佇列 Q''來執行讀取指令 A' A A 2 B 1 B 2 C1 C2 C3 C4 A3 A4 B3 B4 時 , 讀 取 指 令 B1則 必 須 等 到 讀 取 指 令 A1、 A2完 成 後 オ 會 被執行,亦即當繪圖晶片 18接收到記憶體控制電路 15執 行 讀 取 指 令 A1所 回 傳 的 儲 存 資 料 DATA1後 , 繪 圖 晶 片 18必





五、發明說明 (14)

須 等 待 記 憶 體 控 制 電 路 15執 行 讀 取 指 令 A2以 讀 取 儲 存 資 料 DATA 4的 操 作 時 間 。 請 注 意 , 記 憶 體 控 制 電 路 15如 業 界 所習知會先將儲存資料DATA4記錄於一暫存器(buffer) ,亦即不會立即回傳至繪圖晶片 18,然後當記憶體控 制 電 路 15執 行 讀 取 指 令 B1後 才 將 相 對 應 儲 存 資 料 DATA2回 傳至繪圖晶片 18。同樣地,對於讀取指令 C1而言,其係 記錄於佇列 Q''之佇列單元 QE5中,亦即當繪圖晶片 18接 收到記憶體控制電路 15執行讀取指令 B1所回傳的儲存資 料 DATA2後 , 繪 圖 晶 片 18必 須 等 待 記 憶 體 控 制 電 路 15執 行 讀 取 指 令 B 2以 讀 取 儲 存 資 料 DATA 5的 操 作 時 間 , 而 記 憶 體 **捏 削電路 15亦先將儲存資料 DATA5記錄於該暫存器中而未** 立即回傳至繪圖晶片 18, 然後當記憶體控制電路 15執行 讀 取 指 令 C1後 則 可 將 相 對 應 儲 存 資 料 DATA3回 傳 至 繪 圖 晶 片 18, 由於該暫存器以儲存有儲存資料 DATA4、 DATA5, 因此記憶體控制電路 15可隨即讀取該暫存器以依序傳送 储存資料 DATA4與储存資料 DATA5至繪圖晶片 18。

比較圖四所示之未重新排序的佇列 Q'以及重新排序 後的佇列 Q', 於第一指令區段中,讀取指令 B1、C1於佇列 Q'中係記錄於佇列單元 QE2、QE3中,而讀取指令 B1、 C'於重新排序後之佇列 Q', 中係記錄於佇列單元 QE3、QE5 中,由於佇列單元 QE3的執行優先權低於佇列單元 QE2, 以及佇列單元 QE5的執行優先權低於佇列單元 QE3,因此 當記憶體控制電路 15執行重新排序後之佇列 Q', 時,繪圖





五、發明說明 (15)

晶片 18必須等待記憶體控制電路 15以便獲得所要的儲存 資料 DATA 2、 DATA 3,所以,為了避免繪圖晶片 18因為等 待資料而嚴重地影響其執行效率,因此本發明資料讀取 方法使用該區塊容量限制值以調整執行重新排序的讀取 令數目,亦即當該區塊容量限制值為32*64位元時,對 於最差狀況(Worst case)來說,例如讀取指令A3紀錄 於佇列Q'之第二指令區段中的佇列單元QE7,卻紀錄於重 新排序後之佇列Q''的第二指令區段中的佇列單元QE12, 在不考慮系統記憶體24之分頁切換的操作時間下,本發 明資料讀取方法可使繪圖晶片 18等待資料的時間不會大 系統記憶體24擷取32*64位元之資料量的時間,換句話 ,本發明資料讀取方法可設定適當的區塊容量限制值 18等待資料的時間,亦即可調整繪圖 以控制繪圖晶片 18擁有最佳的執行效率。更進一步,可動態 調整適當 的區塊容量限制,依據系統記憶體 24當時忙碌 (busy)的 ,舉例來說,當記憶體處於忙碌狀態時,可 程度來調整 調大區塊以減少被關閉頁的數目 , 反之 ,可調小區塊或 維持原有之設定。此外,本發明資料讀取方法雖然會造 成繪圖晶片 18於 等 待 資 料 的 過 程 中 閒 置 (idle) ,當佇列中的讀取指令於重新排序後 , 卻可大幅降低 统記憶體 24之分頁切換的操作時間,舉例來說,對於 未 重 新 排 序 的 佇 列 Q' 來 說 , 當記憶體控制電路 15執行讀 取 指 令 A1、 B1、 C1、 A2、 B2、 C2、 A3、 B3、 C3、 A4、 C4讀 取 系 統 記 憶 體 24的 储 存 資 料 DATA1~DATA12時





五、發明說明 (16)

系統記憶體 24必須執行 11次分頁切換的操作,如業界所 習知,該分頁切換的操作包含有關閉一分頁及開啟另一 分頁,因此必定會造成系統記憶體24的資料擷取效率不 ,而本實施例則將讀取指令 A1、 B1、 C1、 A2、 B2、 C2、A3、B3、C3、A4、B4、C4劃分為第一、二指令區 ,並於第一、二區塊中進行重新排序的操作來產生佇 列 Q'', 當記憶體控制電路 15依據佇列 Q''來執行讀取指 令 A1、 A2、 B1、 B2、 C1、 C2、 C3、 C4、 A3、 A4、 B3、 B4 ,系統記憶體24僅需執行4次分頁切換的操作,所以可 大幅增進系統記憶體24的資料擷取效率。總而言之,雖 计於繪圖晶片 18來說,本發明資料讀取方法會使其閒 置以等待所需資料,然而,對於系統記憶體24而言,本 發明資料讀取方法可大幅地增進其資料擷取效率,換句 話 說 , 系 統 記 憶 體 24之 資 料 擷 取 效 率 的 提 升 可 同 時 補 償 繪圖晶片 18因為等待所需資料所需的時間。請注意 實施例中,該排序方法係應用於一顯示控制電路讀取一 系統記憶體所輸出的讀取指令,然而,本發明資料讀取 方法亦可應用於其他資料處理裝置(例如中央處理器 對 該 系 統 記 憶 體 進 行 資 料 讀 取 運 作 , 亦 可 達 到 提 升 整 體 資料讀取之效率的目的,均屬本發明之範疇

相較於習知技術,本發明資料讀取方法使用一區塊容量限制值來劃分一佇列中的複數個讀取指令為複數個指令區段,其中係經由該區塊容量限制值來限定一繪圖





五、發明說明 (17)

晶片於一最差狀況下所需等待的時間,因此可避免該繪圖品片於複數個讀取指令經由重排執行順序後造成本身運算效能的惡化,若該指令區段中的讀取指令係用來讀取一系統記憶體中的內質,則本發明資料讀取方法重排該指令區段中讀取指令的執行順序以使重排後的讀取指令執行時,該系統記憶體僅需執行(N-1)次分頁切換的操作。整體而言,本發明資料讀取方法可提升該的操作。整體而言,本發明資料讀取方法可提升該增圖品片讀取該系統記憶體的執行效率,並進一步地增進該繪圖品片的運算效能。

以上所述僅為本發明之較佳實施例,凡依本發明申 請專利範圍所做之均等變化與修飾,皆應屬本發明專利 之涵蓋範圍。



圖式簡單說明

圖式之簡單說明:

圖一為習知電腦裝置的功能方塊圖。

圖二為習知加速影像處理埠介面與習知週邊傳輸介面的資料傳輸示意圖。

圖三為圖一所示之系統記憶體的資料讀取時序圖。

圖四為本發明資料讀取方法重排讀取指令的示意

圖

匿式之符號說明

10	電腦	装	置		12	中	央	處	理	器
14	北 橋	電	路		16	南	橋	電	路	· · ·
18	繪圖	晶	片	•	20	繪	圖	記	燱	體
22	顯示	裝	置		24	系	統	記	燱	體
26	輸入	、裝	置			., s	-			



1. 一種電腦系統之資料讀取方法,該電腦系統包含一記憶體控制電路(memory controller),用來執行複數個記憶體讀取指令係由該電腦系統之資料處理裝置依一預定讀取順序逐一傳輸至該記憶體控制電路以讀取該電腦裝置之記憶體裝置所儲存之資料,該方法包含有:

使用該記憶體控制電路設定一區塊容量限制值;使用該記憶體控制電路依據該區塊容量限制值與該預定讀取順序來劃分對應該預定讀取順序之複數個記憶體讀取指令為複數個指令區段,且每一指令區段之相對應數個記憶體讀取指令所讀取之儲存資料之容量總和不大於該區塊容量限制值;以及

依據屬於同一指令區段之複數個記憶體讀取指令所對應之儲存資料於該記憶體裝置所屬的分頁,使用該記憶體控制電路先執行該指令區段中所有屬於相同分頁之儲存資料所對應之記憶體讀取指令,再執行該指令區段中異於該分頁然而卻屬於相同分頁之儲存資料所對應之記憶體讀取指令。

2. 如申請專利範圍第1項所述之資料讀取方法,其另包含:


若下一指令區段中之記憶體讀取指令所對應之儲存資料於該記憶體裝置所屬的分頁中具有相同於前一指令區段最後一個記憶體讀取指令所對應之儲存資料之分





頁,則使用該記憶體控制電路先執行該下一指令區段中所有屬於該分頁之儲存資料所對應之記憶體讀取指令,再執行該下一指令區段中異於該分頁然而卻屬於相同分頁之儲存資料所對應之記憶體讀取指令。

- 3. 如申請專利範圍第 1項所述之資料讀取方法,其中該記憶體控制電路係使用一佇列 (queue)以儲存該複數個記憶體讀取指令。
- 4. 如申請專利範圍第 1項所述之資料讀取方法,其中該 記意體控制電路係設置於該電腦系統之北橋電路 (north bridge circuit)中,且該北橋電路係用來控制一顯示 控制電路與該記憶體裝置之間的資料傳輸。
- 5. 如申請專利範圍第1項所述之資料讀取方法,其中該記憶體控制裝置讀取該記憶體裝置之資料係為傳輸至一顯示控制電路(display controller)。
- 6. 如申請專利範圍第 5項所述之資料讀取方法,其中該顯示控制電路係經由該電腦系統之加速影像處理埠 (accelerated graphics port, AGP) 匯流排而電連接於該記憶體控制電路。
- 7. 如申請專利範圍第 5項所述之資料讀取方法,其中該



顯示控制電路係為一顯示卡 (graphics card)。

- 8. 如申請專利範圍第5項所述之資料讀取方法,其中該顯示控制電路係設置於該電腦系統之北橋電路中。
- 9. 如申請專利範圍第1項所述之資料讀取方法,其中該記憶體裝置係為該電腦系統之系統記憶體。
- 10. 如申請專利範圍第1項所述之資料讀取方法,其中該記憶體控制電路係依據該預定讀取順序逐一回覆相對應 候 字資料至顯示控制電路。
- 11. 一種記憶體控制器讀取記憶體裝置的方法,該記憶體控制器執行複數個記憶體讀取指令,該複數個記憶體 讀取指令依一預定讀取順序該記憶體裝置所儲存之資料,該方法至少包含:

使用該記憶體控制器設定一區塊容量限制值;

使用該記憶體控制電路依據該區塊容量限制值與該預定讀取順序來劃分對應該複數個記憶體讀取指令為複數個指令區段,且每一指令區段之相對應複數個記憶體讀取指令所讀取之儲存資料之容量總和不大於該區塊容量限制值;以及

依據屬於同一指令區段之複數個記憶體讀取指令所對應之儲存資料於該記憶體裝置所屬的分頁,使用該記



憶體控制電路先執行該指令區段中所有屬於相同分頁之儲存資料所對應之記憶體讀取指令,再執行該指令區段中異於該分頁然而卻屬於相同分頁之儲存資料所對應之記憶體讀取指令。

12. 如申請專利範圍第11項所述之記憶體控制器讀取記憶體裝置的方法,另包含:

若下一指令區段中之記憶體讀取指令所對應之儲存資料於該記憶體裝置所屬的分頁相同於前一指令區段最後一個記憶體讀取指令所對應之儲存資料之份,則使用該記憶體控制電路先執行該下一指令區段中期於該分頁然而卻屬於相同分頁之儲存資料所對應之記憶體讀取指令。

13. 如申請專利範圍第 11項所述之記憶體控制器讀取記憶體裝置的方法,其中該記憶體控制電路係使用一佇列(queue)以儲存該複數個記憶體讀取指令。

14. 如申請專利範圍第 11項所述之記憶體控制器讀取記憶體裝置的方法,其中該記憶體控制電路係一電腦系統之北橋電路 (north bridge circuit)中,且該北橋晶片係用來控制一顯示控制電路與該記憶體裝置之間的資料傳輸。




- 15. 如申請專利範圍第 11項所述之記憶體控制器讀取記憶體裝置的方法,其中該記憶體控制裝置讀取該記憶體裝置之資料係為傳輸至一顯示控制電路 (display controller)。
- 16. 如申請專利範圍第 15項所述之記憶體控制器讀取記憶體裝置的方法,其中該顯示控制電路係經由該電腦系統之加速影像處理埠(accelerated graphics port, AGP) 匯流排而電連接於該記憶體控制電路。
- 17. 如申請專利範圍第 15項所述之記憶體控制器讀取記憶體裝置的方法,其中該顯示控制電路係為一顯示卡(graphics card)。
- 18. 如申請專利範圍第 15項所述之記憶體控制器讀取記憶體裝置的方法,其中該顯示控制電路係設置於該電腦系統之北橋電路中。
- 19. 如申請專利範圍第 11項所述之記憶體控制器讀取記憶體裝置的方法,其中該記憶體裝置係為一電腦系統之系統記憶體。
- 20. 如申請專利範圍第 11項所述之記憶體控制器讀取記




憶體裝置的方法,其中該記憶體控制電路係依據該預定讀取順序逐一回覆相對應儲存資料至一顯示控制電路。






메










11


메



圖口







申請案件名稱:顯示控制電路讀取系統記憶體之儲存資料的方法

